几种常用的组合逻辑部件

---

常用的组合逻辑部件有译码器、编码器、全加器和数字比较器等。

由输出的状态来表示输入代码的逻辑组合的数字电路，称为译码器，也叫解码器。根据其功能特点，可分成通用译码器及显示译码器两大类。国产通用译码器系列及其功能表(真值表)见表8．3－35和8．3－36。国产显示译码器系列及七段字形显示译码驱动器功能表见表8．3－37和8．3－38。

表8．3－35 国产通用译码器系列品种

全加器逻辑符号如图8．3－50所示。它是被加数、加数以及低位的进位三者相加，故有三个输入端、两个输出端。设输入中的a_n为被加数、b_n为加数、C_n－1为低位向本位的进位，输出中的S_n为本位和、C_n为本位向高位的进位，根据全加规则，则可写出全加逻辑状态表，见表8．3－41。根据逻辑状态表可分别写出输出端S_n和C_n的逻辑表达式为：

表8．3－41 全加器逻辑状态表

表8．3－44 多位数值比较器某一位的逻辑功能

表8．3－45 T1085、T3085、T4085功能表